JAPANESE PATENT ABSTRACT

(11) Publication No. 60-128486

(43) Publication Date: July 9, 1985

(21) Application No. 58-236096

(22) Application Date: December 16, 1983

(54) Title of the invention

Display Device

<Claims>

An active matrix type display device in which a thin film transistor is a switch element, comprising: a pixel electrode and gate bus and drain bus includes a transparent conductive layer; a channel portion of a transistor includes a semiconductor layer that is connected to the transparent conductive layer; a transparent insulation layer is formed between lamination portions that include the transparent conductive layer and the semiconductor layer; and an opaque gate electrode that is connected to the gate bus is formed through a contact hole outside the transparent insulation layer, wherein one side of the gate bus and the drain bus in their crossing region is conducted through an opaque bridge electrode that is formed outside the opaque insulation layer in order to electrically insulate the gate bus from the drain bus.

(9 日本国特許庁(IP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭60-128486

@Int_Cl_4

識別記号

庁内整理番号

昭和60年(1985)7月9日 43公開

G 09 F 27/12 29/78 H 01 L

6615-5C 8122-5F 8422-5F

発明の数 1 審査請求 未請求 (全5頁)

69発明の名称 表示装置

> @特 願 昭58-236096

> > 孝

ΤE

29出 願 昭58(1983)12月16日

79発 明者 藤 佐

西尾市下羽角町岩谷14番地 株式会社日本自動車部品総合 進

武

研究所内

四発 明 者 中 村

宏. 西尾市下羽角町岩谷14番地

株式会社日本自動車部品総合

研究所内

四発 明·者 満 堅 田

西尾市下羽角町岩谷14番地

株式会社日本自動車部品総合

研究所内

四発 明 者 服· 部 西尾市下羽角町岩谷14番地

株式会社日本自動車部品総合

研究所内

മാഷ 顄 人 株式会社日本自動車部

西尾市下羽角町岩谷14番地

品総合研究所

倒代 理人 弁理士 青木 朗 外4名

> 阳 細 郡

1. 発明の名称

表示 裝置

2. 特許請求の範囲

蒋瞙トランジスタをスイッチ案子とするアクテ ィプマトリックス方式表示装置において、画素電 極,ゲートパスおよびドレインパスを透明導電層 て構成し、トランジスタのチャンネル部を該透明 導電層に接続した半導体層で構成し、該透明導電 層と眩半導体層からなる積層体を透明絶線層で挑 持し、該透明絶縁層の外側にコンタクトホールを 介して該ゲートバスと接続した不透明ゲート電板 を形成し、かつ、該ゲートバスと眩ドレインバス の間の電気的絶縁を達成するために、眩ゲートバ スと眩ドレインパスのいずれか一方をそれらの交 差部において該透明絶縁層の外側に形成した不透 明プリッジ電極を介して導通させたことを特徴と する表示装置。

3. 発明の詳細な説明

技術分野

本発明は表示装置、特に薄膜トランジスタアレ イによるアクティブマトリックス方式表示装置に 係る。

従来技術

液晶表示装置などにおいて精細な画像を表示す るために、スイッチ案子をマトリックス状に配列 したアレイを用いて、液晶等を直接にスイッチ収 動する方法が母近注目されるようになっている。 そのスイッチ案子として薄膜トランジスタ(TFT) を用いるとき、特に透過方式の場合、表示特性を 向上させる為に画楽電極はもとよりゲートパス。 データパスも導電性透明電極とすることは公知で ある。一方、半導体部の光導電特性によるTFT のオフ(OFF)抵抗の低下を防ぐためには、ゲ ート部を不透明電極とし、ライトシールドとする ととが有効であるととも公知である。

そとで、これら両方の要求を同時に満足させる ためには、ゲートラインを2種類の材料で構成し、 半導体と重なるゲート電極部には不透明材料を用 い、ゲートバス即は透明材料とし、そしてその上

に絶談層を介して半導体層および透明導電層(画素電極,ソース,ドレイン,ドレインパス)を形成すればよい。しかし、この場合、ゲートラインの形成において工程数が1工程増加する。また、ゲートラインを構成する2種類の材料を連続してパターニングする際、両材料のエッチング特性を考慮する必要がある(例えば、金属によるゲート電極をパターニングするためにエッチング液としてをでいると、ゲート電極もエッチングされてしまり)などの問題がある。

発明の目的

本発明は、上記の如き事情に鑑み、工程を複雑にすることなく、 透過特性の向上とライトシールド効果の2つの要求を満足する、TFTをスイッチ素子とするアクティブマトリックス方式表示装置の新しい構成を提供することを目的とする。

発明の構成

上記目的を達成する本発明による薄膜トランジ スタをスイッチ素子とするアクティブマトリック

図は、それぞれ、第1 a , 2 a , 3 a 図の級分 B - B および C - C に沿う断面図である。

第1a,1b,1c図を参照すると、コーニン グ7059(コーニング社の引上げ法による板ガ ラスの商品名)等のガラス基板1上にニクロム等 の導電性不透明材料を厚さ100~200 nm程度 に蒸着し、周知のフォトリソグラフィ技術等によ り、パターニングレ、ゲート電板2およびプリッ ジ電極3を形成する。第2a,2b,2c図を参 照すると、その上に窒化珪素(Si,N,)、酸化珪 器 (SiO2)等の透明な電気絶線性薄膜 4 を C V D 法等により全面に厚さ100~150nm 程度被着す る。 次いで、アモルファス (あるいはポリ) シリ コン半導体をCVD法等により全面に厚さ300 nm 程度に被着し、パターニングするととにより スイッチング・トランジスタのチャンネル領域と なる半導体圏 8 を形成する。 この透明絶線膜 4 K はゲート電極用6およびブリッジ電極用7のコン ・タクトホールを形成する。 .

第3a,3b,3c 図を参照すると、ITO

との構成により、透明導電膜の加工が1度で済み、工程が簡単化され、また、2種類のゲートラインのエッチングも透明絶録層が介在しているのでエッチングが容易になる。

発明の実施例

第1図~第4図は、本発明による表示装置の1 面累周辺の工程順の平面図および断面図である。 第1b,2b,3b図および第1c,2c,3c

(Indium Tin Oxide)、酸化錫等の透明導電 材料を厚さ 200 nm 程度にスパッタリング被殺し、 パターニングし、ゲートパス9,ドレインパス 10,画素電極11を形成する(ソース,ドレイ ン電極部を含む)。 このエッチングでは、透明等 電材料の下側に透明絶縁層 4 が存在するので、透 明導電材料と不透明導電性材料層(ゲート電極2 およびブリッジ電極3)とのエッチング特性を考 · 啟する必要がたく、パターニングが容易である。 ゲートバス 9 はコンタクトホール 6 を介してゲー ト電極2と接続される。また、ゲートバス9はド レインパス10と透明導電性材料の層では交差す るととなく、しかもゲートバス自体の導通を保つ ために、ゲートバス9の透明導電性材料層はドレ インパス10と交差する位置で切断され、コンタ クトホール7を介し、そしてブリッジ電極3を介. して導通するようになっている。

こうして作成されるTFTの構成はガラス基板 1上にマトリックス状に配列されている。第4 a 図および第4 b 図は上配のTFTを液晶パネルに オプティカルシールド13および透明絶縁膜
12の上は液晶を配向させるためのポリマ配向膜
14で全面に覆われている。液晶層15をはさん
で対向傾は、ガラス基板16の内面に全面の透明
専電膜よりなる対向電極17と、更に内面に全面
のポリマ配向膜18が形成されている。こうして、
両方の基板の側に液晶が封入されている。

インパスの層の 4 層による構成が可能になる。すなわち、工程数が1 工程以上少なくできる。

第5図は本発明の別の実施例を示す。この実施例は前記実施例のゲート電極とブリッジ電極とを一体に構成し(図の21)、ゲートバス22との 専通をコンタクトホール7および23を介して取るものである。その他は前記実施例と同様であり、図中の参照数字も同じ部分は同じ数字で示した。この実施例は、ゲート電極とブリッジ電極が分離されている必要がないことを示すものである。

第5図はも91つの突施例を示し、第6図は第5図の線分 NB-NBに沿った断面図である。この実施例は最初の実施例の上部オプティカルシールド13を形成するニクロム層をゲート電板およびブリッジ電極として利用するものである。最初の実施例と同様の部分は同じ参照数字で示すと、ガラス基板1の上にゲート部のみに下方オプティカルシールド31を例えばニクロム等不透明材料で形成する。次いて、SiO2等の透明絶微膜4を全面に被着し、その上に透明導電性脳をバターニ

液晶製示装置の基本的動作は、周知のように、 ゲートおよびドレインのバイアス変化に伴うTFT のON - OF Fに対応して、 西霧電極11と対向 電極(共通電極)17の間の電圧が変化し、液晶 の配向が変化するものである。 ここで、 ゲート 部 のアモルファスシリコン等の半導体層はその電気 伝導度が光の照射によってある程度変化する性質 があるので、 光の存在でTFTのOFF 抵抗が減 少するという問題があり、 その対策としてゲート 部の半導体層をオプティカルシールドすることを 検討してきたわけである。

そして、従来、ゲート部の半導体層をオブティカルシールドし、かつゲートパスおよびドレインパスを透明材料で構成するためには、例えば、(1)不透明ゲート電極、(2)透明ゲートバス、(3)透明絶縁膜、(4)半導体展、(5)透明な画案電極およびドレインパスの層の5層構成が少なくとも必要であったものが、本発明により、(1)不透明なゲート電極およびブリッジ電極の層、(2)透明絶縁膜、(3)半導体層、(4)透明な画案電極、ゲートパスおよびドレ

ングして画素電板11,ゲートパス32およびド レインパス33を形成し、更にその上にアモルフ ァスシリコン等の半導体層 8 を形成する。第2の 透明施椒膜(SiO2 等)12を全面に被着し、コ ンタクトホール34,35を開口した後、ニクロ ム等の不透明導電性膜をパターニングしてゲート 電極36およびブリッジ電極37を形成する。そ の上にボリマ配向膜14を全面に形成し、以下殻 初の実施例と同様にする。こうすることによって、 飛初の実施例と等価な構成が得られる。すなわち、 ゲート電極およびブリッジ電極は透明導電性膜の 下方でも上方でもよく、さらにそれらは上下両方 に分離して形成されてもよいのである(但し、上 下両方に分離すると、ライトシールド層はゲート 電極とブリッジ電極を形成するために両方とも必 ず 導電性 である必要があり、かつそれらとコンタ ・クトをとるために上下両方の透明絶段膜にコンタ クトホールを形成する必要が生じる)。

さらに、この実施例ではゲートバス32ではな くドレインパス33をプリッジ電極37を介して

特開昭60-128486(4)

導通させている。ゲートバスとドレインバスの交差部でそれらのうちいずれをブリッジ電極を介して
事通させるかは、どの実施例においても任意で
あり、更に同一装置のマトリックスの位置によって
変えてもよい。

また、オプティカルシールドは上下両方に形成 することが一般的に好ましく、特に透過型ではそ うであるが、反射型では上方だけにオプティカル シールドを形成してもよい。

以上の実施例では、本発明によるマトリックス 状スイッチ案子(TFT)を液晶表示パネル (LCDパネル)に組み込んだ例を示したが、エレクトロルミネッセントパネル(ELパネル)等 への応用も可能であり、本発明は光の照射がある マトリックス状駆動回路一般に適用できるもので ある。


発明の効果

以上の説明から明らかなように、本発明により、 TFTをスイッチ素子とするアクティブマトリッ クス表示装置において、オブティカルシールドに よりTFTのOFF抵抗の低下を防止しかつゲートパスおよびドレインパスを透明材料にして表示 特性を高め、しかもその製造工程を簡単にすると とが可能になる。

4. 図面の簡単を説明

第1a,2a,3a図は本発明の実施例の表示 装置の工程順の平面図、第1b,2b,3b, 4a図はその線分B-Bに沿った断面図、第1c, 2c,3c,4b図はその線分C-Cに沿った断面図、第5図は第2の実施例の平面図、第6b図はその線分N B-NBに沿った断面図である。






第 1b 図




第 1c 図




....


第 2a 図




第 2b 図




第 2c 図




第 3a図




第40図




第 3b 図




第 4b 図




第3c 図




第 5 図



第 6a 図



第66図



-879-